10-2001-0020024

# (19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. <sup>6</sup>	(11) 공개번호 10-2001-0020024 (43) 공개일자 2001년03월15일
H01L 27/108	
(21) 출원변호	10-1999-0036708
_(22) 출원일자	1999년 08월 31일
(71) 출원인	현대전자산업 주식회사 박종섭
	경기 이천시 부발읍 아미리 산136-1
(72) 발명자	이태혁
	경기도미천시대월면사동리441-1현대전자아파트101-404
	오훈정
	경기도이천시부발읍신하리삼익마파트102동809호
(74) 대리인	박대진, 정은섭
실사용구 : 없음	

# (54) 탄탈륨산화막 커피시터의 제조방법

#### 足学

본 발명은, 탄탈룝산화막 커패시터를 형성하는 방법에 관한 것으로서, 특히, 커패시터의 하부전극을 실린 더 형상으로 형성하고, 이 하부전극에 유전체 역할을 하는 탄탈룝산화막을 적층한 후에 금속총으로 된 상 부전극을 증착한 후, 급속열처리 공정 혹은 확산로내에서 고온으로 열처리하여 탄탈룝산화막을 결정하시 키므로 하부전국에 산화가 일어 나지 않으므로 저유전총의 형성을 방지하여 탄탈륨산화막의 그레인사이즈 를 조대화시켜 높은 정전용량을 얻도록 한다. 즉, 중래의 방식은 탄탈룝산화막의 등가산화막 두베를 30Å 이하로 줄이는 것이 어려웠으나, 본 발명의 공정을 이용하면, 25Å이하의 두메로 줄이는 것이 가능하며, 탄탈룝산화막의 상부면에 적흥된 금속흥으로 인하여 고온 열처리공정을 진행하면 탄탈륨산화막의 온도가 급속하고 현저하게 상송하여 조직의 결정화가 매우 급속하게 일어나 결합말도가 줄어들고 유전율이 상송 하게 되어 커패시터의 전하저장능력이 증대하게 되는 장점을 지난다.

#### MAG

£3

# 40101

총간절연막 질화막 탄탈륨산화막 전처리공정 후처리공정 하부전극

#### 24K

### 도면의 간단량 설명

도 1 내지 도 3은 본 발명에 따른 탄탈륨산화막 커패시터의 형성방법을 순차적으로 보인 도면이다.

\*도면의 주요 부분에 대한 부호의 설명\*

10 : 반도체기판20 : 총간절연막25 : 콘택홀30 : 전하저장전국40 : 질화막50 : 탄탈륨산화막

60 : 상부전국

#### 물명의 삼시로 설명

활명의 목적

#### 监督이 今하는 기술 및 그 분야의 증립기술

본 발명은 탄탈룹산화막을 이용한 커패시터에 관한 것으로서, 특히, 탄탈륨산화막을 형성하고, 금속총으로 된 상부전국을 증착한 후, 급속열처리 공정 혹은 확산로내에서 고몬으로 열처리하여 탄탈륨산화막을 결정화시키므로 하부전국에 산화가 일어 나지 않는 상태로 그레인사이즈를 조대화시켜 높은 정전용량을 얻도록 하는 탄탈륨산화막 커패시터의 제조방법에 관한 것이다.

일반적으로, 커패시터는 전하를 저장하여 반도체소자의 동작에 필요한 전하를 저장하게 되는 것으로서, 반도체소자가 고집적화 되어짐에 따라 단위 셀(GII)의 크기는 작아지면서 소자의 동작에 필요한 정전용 량(Capacitance)은 약간 씩 증가하는 것이 일반적인 경향이며, 현재 64세 DRAM이상의 소자에서 필요로 하 는 정전용량은 셀당 30ff 이상인 것을 알려져 있다.

이와 같이, 반도체소자의 고집적화가 이루어짐에 따라 커패시터 역시 소형화될 것을 요구되어지고 있으나 전하를 저장하는 데 한계에 부딪히게 되어 커패시터는 셀의 크기에 비하여 고집적화시키는 데 어려움이 표출되었다.

이러한 점을 감안하여 각 업체에서 커패시터의 전하를 저장하기 위한 구조를 다양하게 변화하기에 미르렀으며, 커패시터의 전하를 증가시키는 방법에는 유전상수가 큰 물질인  $Ta_{\bullet}Q_{\bullet}$ , BST를 사용하는 방법, 유전물질의 두께를 낮추는 방법 및 커패시터의 표면적을 늘리는 방법등이 있으며, 최근에는 커패시터의 표면적을 증대시키는 방법이 주로 미용되고 있다.

그 이외에도, 표면적을 늘려줌과 동시에 유전상수가 큰 물질인 탄탈룝옥사이드(TeQ)를 사용하며 복합적으로 적용하는 방법이 사용되고 있다.

이러한 실린더 타입에 탄탈륨산화막을 유전체로 사용하는 공정을 간략하게 살펴 보면, 우선, 반도체기판에 게미트등의 트랜지스터를 형성한 후, 총간절연막을 적총하도록 하고, 마스킹 식각으로 콘택홀을 형성한다.

그리고, 그 콘택홀내에 비정질 폴리실리콘총을 매립시킨 후, 코어산화막을 적흥하여 마스킹식각으로 전하 저장전국이 형성될 부위 만을 남긴 후, 식각하는 등의 공정을 거쳐서 하부 전하저장전국(Charge Storage Node)을 형성하게 된다.

한편, 하부 전국에 유전체 역할을 하는 탄탈룝산화막을 저온에 비정질의 상태로 적흥하도록 하고, 급속열 처리(RTP; Rapid Thermal Process)공정 혹은 확산로(Furnace)를 마용하여 고온 산화 분위기에서 열처리하 며 결정화시키도록 한다.

그러나, 비정질 상태에 있는 탄탈륨산화막을 고온 산화 분위기에서 열처리하여 결정화시키면, 하부전국에 적충된 질화박막에 고온의 열미 가하며져서 하부전국을 구성하는 실리콘까지 산화되며 저유전층(SiO<sub>2</sub>)이 생성되고, 탄탈륨산화막은 작은 결정립을 갖는 다결정체로 상전이 한다. 이러한 하부전국에 형성되는 저 유전층은 탄탈륨산화막의 충전용량을 감소시키고, 계면의 불안정성으로 인하여 누설전류를 유말한다.

상기 탄탈륨산화막의 결정림의 크기(Gran Size)가 작으면, 넓은 면적의 결정립계 (Grain Boundary)가 존재하기 때문에 분극(Polarization)의 크기가 작아지고, 이는 결국 유전상수의 감소를 초래하여 충전용량을 감소시킨다.

특히, 중래의 방법으로는 하부전국 생성되는 저유전층으로 인하여 탄탈률동가산화막의 두페를 30Å이하로 형성하는 것이 불가능하였으며, 이 것은 유전율을 낮출 수가 없는 요만으로 작용하므로 소자의 전기적인 특성을 저하시키는 문제점이 있었다.

## 禁留的 的导卫双帝士 기会적 丑凋

본 발명은 미러한 점을 감안하여 안출한 것으로서, 커패시터의 하부전극을 실린더 형상으로 형성하고, 미 하부전국에 유전체 역할을 하는 탄탈롭산화막을 적홍한 후에 금속총인 상부전국을 증착한 후, 급속열처리 공정 혹은 확산로내에서 고온으로 열처리하여 탄탈룹산화막을 결정화시키므로 하부전국에 산화가 일어 나 지 않는 상태로 그레인사이즈를 조대화시켜 높은 정전용량을 얻는 것미 목적이다.

# 발명의 구성 및 작용

이러한 목적은 반도체기판 상에 총간절연막을 적층하고 마스킹식각으로 콘택홀을 형성한 후 도핑된 비정 질의 폴리실리콘층으로 홈부를 갖는 하부전극을 형성하는 단계와; 상기 하부 전극에 탄탈름산화막을 적층 하기 전에 전처리공정으로 질화막을 적층하는 단계와; 상기 다계 후에 질화막 상에 유전체역할을 하는 탄 탈륨산화막을 증착한 후 결합밀도를 줄이기 위하며 저온으로 후처리공정을 수행하는 단계와; 상기 단계 후에 금속층을 적층하며 패터닝하여 상부전국을 형성하는 단계와; 상기 탄탈륨산화막을 결정화하기 위하 며 상기 결과물을 고온으로 머닐링하는 단계를 포함한 탄탈륨산화막 커패시터의 제조방법을 제공함으로써 달성된다.

상기 하부전국에는 MPS(MetaStable Poly Silicon)필림을 형성하여 하부전국의 전하저장면적을 증대하도록 한다.

그리고, 상기 하부전국에 형성되는 MPS필립은 저압화학기상증착법(LPCVD)으로 SiH, SiJL, 또는 SiH,Cl, 등의 소오스가스를 사용하여, 570 ~ 585℃의 온도범위, 0.2Torr ~ lTorr 정도의 압력범위에서 3분 내지

10분 정도 증착하여 형성하도록 한다.

그리고, 산기 탄탈룝산화막을 형성하기 전의 상기 질화막을 형성하는 전처리공정은, 20Å미만의 얇은 SIAN...O.의 박막을 형성하고, 공정온도는 700 ~ 1000c로 하고, 가스는 NH. N-O, NO, NO, No, N., O. 중에적어도 어느 하나를 선택하여 사용하도록 한다.

또한, 상기 탄탈름산화막을 형성하기 전의 상기 질화막을 형성하는 전처리공정은, 저온, 저압에서 플라즈마를 이용하고, 300 ~ 500c의 온도범위에서, 가스는 NH, NeO, NO, No, Ne, O, 중에 적어도 어느 하나를 선택하여 사용하며, RF파워는 30 ~ 1000matt의 범위에서, 0.1 ~ 10Torr의 압력으로 진행하도록 한다.

그리고, 상기 탄탈률산화막을 형성하기 전의 상기 질화막을 형성하는 전처리공정은, 저압화학기상증착법(LPCVD)으로 SiaN 박막을 15 ~ 35 A의 두메로 중착하고, 500 ~ 800°C의 온도범위, 압력은 0.1 ~ 10Torr의 압력에서, 실리콘 소오스로 SiN, SiaN, 또는 SiNCO, 등의 소오스가스(Source Gas) 중에 적어도 어느 하나를 선택하여 사용하며, 질소 소오스로 NN, 혹은 N, 가스를 사용하여 형성하도 록 한다.

상기 탄탈륨산화막은 CMD(Chemical Vapor Deposition)법으로, 0.1 ~10Torr의 압력으로, 250 ~ 500で의 온도범위에서 증착하도록 한다.

상기 탄탈륨산화막의 후 처리공정은 N<sub>2</sub>O, NO, NO<sub>2</sub>, O<sub>2</sub> 등의 가스를 프라즈마 상태로 여기시켜 탄탈륨산화막을 저온 산화시키고, 온도범위는 350 ~ 500℃ 범위에서 진행한다.

또한, 상기 탄탈롭산화막의 후 처리공정은 Os 가스를 UY로 여기 시켜 저온 산화시키거나, H-O 가스로 저온 산화시킬 수 있다.

상기 상부전국은 TiN, Pt, RuOs, Ru, Ir, IrOs 중에 어느 하나를 산택하며 사용한다.

그리고, 상기 탄탈음산화막을 고온으로 열처리하는 공정은 급속열처리(RTP; Papid Thermal Process)공정으로 진행하고, 500 ~ 1100~c의 온도범위에서, 불활성가스 사용하며, 300초 미만동안, 10 Torr 미만의압력으로 진행하도록 한다.

그리고, 상기 탄탈륨산화막을 고온으로 열처리하는 공정은 확산로(Furnace)를 사용하여 진행하고, 600 ~ 850℃의 온도범위에서, 불활성가스를 사용하여, 5분 ~ 15분 동안 진행한다.

이하, 첨부한 도면에 의거하여 본 발명에 바람직한 일실시예에 대하여 상세히 설명한다.

도 1 내지 도 3은 본 발명에 따른 탄탈롭산화막 커패시터의 형성방법을 순차적으로 보인 도면이다.

본 발명에 따른 공정을 살펴 보면, 도 1에 도시된 바와 같이, 반도체기판 (10)상에 흥간절연막(20)을 적 흥하고, 마스킹식각으로 콘택홀(25)을 형성한 후 도핑된 비정질의 폴리실리콘흥으로 홈부(35)를 갖는 하 부전극(30)을 형성하는 상태를 도시하고 있다.

이 때, 상기 하부전국(30)에 MPS필림을 형성하되, 저압화학기상증학법으로 Sitt, Sitt, 또는 SittCl, 등의 소오스가스를 사용하며, 570 ~ 585억의 온도범위, 0.2Torr ~ 1Torr 정도의 압력범위에서 3분 내지 10분 정도 중착하며 형성하도록 한다.

그리고, 상기 하부 전국에 탄탈롭산화막을 형성하기 전의 전처리공정으로 질화막(40)을 적총하도록 한다. 상기 탄탈룹산화막(50)을 형성 전의 상기 질화막(40)을 형성하는 전처리공정은, 20초미만의 얇은 Si,N., 이의 박막을 형성하고, 공정온도는 700 ~ 1000℃로 하고, 가스는 NH., NO, NO, NO, No, No, Op 중에 적어도 어느 하나를 선택하여 사용하도록 한다.

그리고, 상기 탄탈륨산화막(50)을 형성 전의 상기 질화막(40)을 형성하는 전처리공정은, 저온, 저압에서 플라즈마를 이용하고, 300 ~ 500c의 온도범위에서, 가스는 NH, NLO, NO, NO, NL, NL 중에 적어도 머느 하나를 선택하여 사용하며, FF파워는 30 ~ 1000Matt의 범위에서, 0.1 ~ 10Torr의 압력을 진행하도록한다.

상기 탄탈롭산화막(50)을 형성 전의 상기 질화막(40)을 형성하는 전처리공정은 저압화학기상증착법으로, SieN, 박막을 15 ~ 35 Å의 두메로 중착하고, 500 ~ 800℃의 온도범위, 압력은 0.1 ~ 1010rr의 압력에 서, 실리콘 소오스로 SiH, SiH, 또는 SiHCI; 등의 소오스가스 중에 적어도 어느 하나를 선택하여 사용하며, 질소 소오스로 NH, 혹은 N, 가스를 사용하여 형성하도록 한다.

도 2는 상기 단계 후에 질화막 상에 유전체 역할을 하는 탄탈롭산화막을 증착한 후 결합밀도를 줄이기 위하여 저온으로 후 처리공정을 수행하는 상태를 도시하고 있다.

상기 탄탈륨산화막(50)은 CVD(Chemical Vapor Deposition)법으로, 0.1 ~10Torr의 압력으로, 250 ~ 500 ℃의 온도범위에서 중착하도록 하고, 상기 탄탈륨산화막(50)의 후 처리공정은 NeO, NO, NO, Ob 등의 가 스를 프라즈마 상태로 여기시켜 탄탈륨산화막을 저온 산화시키고, 온도범위는 350 ~ 500℃ 범위에서 진행하도록 한다.

또는, 상기 탄탈룡산화막(50)의 후 처리공정은 Q 가스를 UV로 며기 시켜 저온 산화시키거나, HO 가스로 저온 산화시키도록 한다.

도 3은 상기 단계 후에 금속층을 적층하며 패터닝하며 상부전국(60)을 형성한 후, 상기 탄탈륨산화막을 결정화하기 위하여 상기 결과물을 고온으로 어닐링하는 상태를 도시하고 있다. 이 때, 상기 상부전국(60)은 TiN, Pt, RuO<sub>2</sub>, Ru, Ir, IrO<sub>4</sub> 중에 어느 하나를 산택하여 사용하도록 한다.

그리고, 상기 탄탈륨산화막(50)의 고온 머닐링공정은 급속열처리공정(RTP)으로 진행하고, 600 ~ 1100°C 의 온도범위에서, 불활성가스 사용하여, 300초 미만동안 진행하고, 10 Torr 미만의 압력으로 진행한다.

또한, 상기 탄탈룹산화막(50)의 고온 어닐링공정은 확산로(Furnace)를 사용하여 진행하고,  $600\sim850$ ℃ 의 온도범위에서, 불활성가스를 사용하여, 5분  $\sim15$ 분 동안 진행하여서 상기 탄탈룹산화막(50)을 결정화시키도록 한다.

이 때, 고온 어닐링공정을 진행하더라도, 증래와 같이, 탄탈륨산화막(50)에 직접적으로 고온의 열을 가하지 않으므로 하부전국(30)의 실리콘이 질화막(40)과 반응하여 저유전총(SiO<sub>2</sub>)을 형성하는 것을 방지하여 탄탈륨산화막(50)의 두꼐를 얇게 유지할 수 있다.

#### 重复의 夏春

따라서, 본 발명에 따른 탄탈륨산화막 커패시터의 제조방법을 이용하게 되면, 커패시터의 하부전국을 실 린더 형상으로 형성하고, 이 하부전국에 유전 역할을하는 탄탈륨산화막을 적흥한 후에 금속층인 상부전국 증착한 후, 급속열처리 공정 혹은 확산로내에서 고온으로 열처리하여 탄탈륨산화막을 결정화시키므로 하 부전국에 산화가 일어 나지 않으므로 저유전층의 형성을 방지하여 탄탈륨산화막의 그레인사이즈를 조대화 시켜 높은 정전용량을 얻도록 하는 때우 유용하고 효과적인 발명이다.

즉, 증래의 방식은 탄탈룝등가산화막의 두께를 30Å이하로 줄이는 것이 어려웠으나, 본 발명의 공정을 이용하면, 25Å이하의 두께로 줄이는 것이 가능하며, 탄탈룝산화막의 상부면에 적총된 금속총으로 인하여 고온 열처리공정을 진행하면 탄탈륨산화막의 온도가 급속하고 현저하게 상승하며 조직의 결정화가 매우급속하게 일어 나며, 그레인사이즈가 조대화되어 결합말도가 줄어들고 유전율이 상승하게 되어 커패시터의 전하저장능력이 증대하게 되는 장점을 지난다.

#### (57) 경구의 범위

청구항 1. 반도체소자의 커패시터 형성방법에 있어서,

반도체기판 상에 총간절연막을 적층하고 마스킹식각으로 콘택홀을 형성한 후 도핑된 비정질의 폴리살리콘 총으로 홈부를 갖는 하부전국을 형성하는 단계와;

상기 하부 전국에 전처리공정으로 질화막을 적충하는 단계와;

상기 단계 후에 질화막 상에 유전체 역할을 하는 탄탈룹산화막을 증확한 후 결합밀도를 줄미기 위하여 저 온으로 후처리공정을 수행하는 단계와;

상기 단계 후에 금속층을 적층하며 패터닝하며 상부전국을 형성하는 단계와;

상기 탄탈롭산화막을 결정화하기 위하며 상기 결과물을 고온으로 머닐링하는 단계를 포함한 것을 특징으로 하는 탄탈롭산화막 커패시터의 제조방법.

청구항 2. 제 1 항에 있어서, 상기 하부전곡상에 MPS막을 형성하는 것을 특징으로 하는 탄탈륨산화막 커패시터의 제조방법.

청구항 3. 제 1 항에 있어서, 상기 하부전국에 형성되는 MPS막은 저압화학기상증학법으로 SiH, SiH, 또는 SiH,Cl₂ 등의 소오스가스를 사용하여, 570 ~ 585℃의 온도범위와, 0.2Torr ~ lTorr 정도의 압력범위에서 3분 내지 10분 정도 중착하는 것을 특징으로 하는 탄탈롭산화막 커패시터의 제조방법.

청구항 5. 제 1 항에 있어서, 상기 질화막을 형성하는 전처리공정으로 20Å미만의 얇은 Si,N...O, 의 박막을 형성하고, 공정온도는 700 ~ 1000㎡로 하고, 가스는 NH, N,O, NO, NO, No, N,O 중에 적어도 어느 하나를 선택하여 사용하는 것을 특징으로 하는 탄탈륨산화막 커피시터의 제조방법.

청구항 6. 제 1 항에 있어서, 상기 질화막을 형성하는 전처리공정은 저온, 저압에서 플라즈마를 이용하고,  $300\sim500$ °C의 온도범위에서, 가스는 NH, NO, NO, NO, NO, O, 중에 적어도 어느 하나를 선택하여 사용하며, RF파워는  $30\sim1000$ matt의 범위에서,  $0.1\sim100$ mor의 압력으로 진행하는 것을 특징으로 하는 탄탈륨산화막 커패시터의 제조방법.

청구항 7. 제 1 항에 있어서, 상기 질화악을 형성하는 전처리공정은 저압화학기상증착법으로 Sink 박악을 15 ~ 35 A의 두뛨로 증착하고, 500 ~ 800~c의 온도범위, 압력은 0.1 ~ 10Torr의 압력에서, 실리 콘 소오스로 Sink, Sink, 또는 SinkCle 등의 소오스가스 중에 적어도 어느 하나를 선택하여 사용하며, 질소소오스로 NM, 혹은 Ne 가스를 사용하여 형성하는 것을 특징으로 하는 탄탈롭산화막 커페시터의 제조방법.

**청구항 8. 제 1 항에** 있머서, 상기 탄탈룹산화막은 CVD법으로, 0.1 ~10Torr의 압력으로, 250 ~ 500℃의 온도범위에서 증착하는 것을 특징으로 하는 탄탈룹산화막 커패시터의 제조방법.

청구항 9. 제 1 항에 있어서, 상기 탄탈륨산화막의 후 처리공정은 N.O, NO, ND, Q. 등의 가스를 프라즈마 상태로 여기시켜 탄탈륨산화막을 저온 산화시키고, 온도범위는 350 ~ 500℃ 범위에서 진행하는 것을 특징으로 하는 탄탈륨산화막 커패시터의 제조방법.

청구항 10. 제 1 항에 있어서, 상기 탄탈롭산화막의 후 처리공정은, Q, 가스를 UV로 여기 시켜 저온 산화시키거나, HO 가스로 저온 산화시키는 것을 특징으로 하는 탄탈륨산화막 커패시터의 제조방법.

청구항 11. 제 1 항에 있어서, 상기 상부전국은  $TiN_r$  Pt,  $RuO_2$ , Ru, Ir,  $IrO_4$  중에 어느 하나를 선택하여 형성하는 것을 특징으로 하는 탄탈륨산화막 커패시터의 제조방법.


**청구항 12.** 제 1 항에 있어서, 상기 탄탈룡산화막의 고온 열처리공정은, 급속열처리공정으로 진행하고, 600 ~ 1100℃의 온도범위에서, 불활성가스를 사용하며, 300초 미만동안 진행하는 것을 특징으로 하는 탄 탈룝산화막 커패시터의 제조방법.

청구항 13. 제 12 항에 있어서, 상기 탄탈룡산화막의 고온 열처리공정은, 10 Torr 미만의 압력으로 진행하는 것을 특징으로 하는 탄탈룡산화막 커패시터의 제조방법.


청구항 14. 제 1 항에 있어서, 상기 탄탈륨산화막의 고온 어닐링공정은, 확산로를 사용하며 진행하고, 600 ~ 850㎡의 온도범위에서, 불활성가스를 사용하며, 5분 ~ 15분 동안 진행하는 것을 특징으로 하는 탄탈륨산화막 커패시터의 제조방법.

<u> 年</u>與


SE11



*⊊₽*2



도E3



출력 일자: 2004/6/1

발송번호 : 9-5-2004-021365793

수신 : 서울 서초구 서초3동 1571-18 청화빌딩 2

발송일자 : 2004.05.31

층(리&목특허법률사무소)

제출기일 : 2004.07.31

이영필 귀하

137-874

# 특허청 의견제출통지서

출원인

명칭 삼성전자주식회사 (출원인코드: 119981042713)

주소 경기도 수원시 영통구 매탄동 416

대리인

성명 이영필

주소 서울 서초구 서초3동 1571-18 청화빌딩 2층(리&목특허법률사무소)

출원번호

10-2002-0073820

발명의 명칭

반도체 메모리 소자의 제조방법

이 출원에 대한 심사결과 아래와 같은 거절이유가 있어 특허법 제63조의 규정에 의하여 이를 통지하오니 의견이 있거나 보정이 필요할 경우에는 상기 제출기일까지 의견서[특허법시행규칙 별지 제25호의2서식] 또는/및 보정서[특허법시행규칙 별지 제5호서식]를 제출하여 주시기 바랍니다.(상기제출기일에 대하여 매회 1월 단위로 연장을 신청할 수 있으며, 이 신청에 대하여 별도의 기간연장승인통지는 하지 않습니다.)

#### [이 유]

이 출원의 특허청구범위 전항에 기재된 발명은 그 출원전에 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 아래에 지적한 것에 의하여 용이하게 발명할 수 있는 것이므로 특허법 제29조제 2항의 규정에 의하여 특허를 받을 수 없습니다.

- 본원의 청구범위 전항에 기재된 발명은 상부전극과 유전막의 계면 스트레스 완화를 위한 열처리 장함께 유전막 경화 공정을 일괄적으로 수행하는 것을 특징으로 하는 반도체 메모리 소자 제조방 법이나, 인용문헌(한국공개특허공보 2001-20024호(2001.03.15))에는 하부전극에 유전체를 적층한 후 금속층으로 된 상부전극을 증착하고, 급속열처리 공정 혹은 고온으로 열처리하는 구성이 설시되 어 있으므로, 본원의 청구범위 전항에 기재된 발명은 상기 기술분야에서 통상의 지식을 가진 자가 인용문헌에 기재된 발명에 의하여 용이하게 발명할 수 있습니다.

### [첨 부]

첨부1 한국공개특허공보 2001-20024호(2001.03.15) 1부. 끝.

2004.05.31

특허청

전기전자심사국

응용소자심사담당관실

심사관 전범자



출력 일자: 2004/6/1 ...

# <<안내>>

문의사항이 있으시면 🗗 042)481-5740 로 문의하시기 바랍니다.

특허청 직원 모두는 깨끗한 특허행정의 구현을 위하여 최선을 다하고 있습니다. 만일 업무처리과정에서 직원의 부조리행 위가 있으면 신고하여 주시기 바랍니다.

▶ 홈페이지(www.kipo.go.kr)내 무조리신고센터